在PCB線路板行業(yè)中，在線路板上設置測試點（test point）是在自然不過的事了，可是對于剛接觸PCB線路板的新人來說，測試點是什么？不免是個疑問，那么今天PCB廠家深亞帶您了解，PCB線路板上為什么要設置測試點。

簡單來說，設置測試點的目的主要是為了測試電路板上的零組件有沒有符合規(guī)格以及焊性，比如說想檢查一顆電路板上的電阻有沒有問題，最簡單的方法就是拿萬用電表量測其兩頭就可以知道了。

可是在大量生產(chǎn)的線路板廠里沒有辦法讓你用電表慢慢去量測每一片板子上的每一顆電阻、電容、電感、甚至是IC的電路是否正確，所以就有了所謂的ICT（In-Circuit-Test）自動化測試機臺的出現(xiàn)，它使用多根探針（一般稱之為「針床（Bed-Of-Nails）」治具）同時接觸板子上所有需要被量測的零件線路，然后經(jīng)由程控以序列為主， 并列為輔的方式循序量測這些電子零件的特性，通常這樣測試一般板子的所有零件只需要1~2分鐘左右的時間可以完成，視電路板上的零件多寡而定，零件越多時間越長。

但是，如果讓這些探針直接接觸到線路板子上面的電子零件或是其焊腳，很有可能會壓毀一些電子零件，反而適得其反，所以聰明的工程師就發(fā)明了「測試點」，在零件的兩端額外引出一對圓形的小點，上面沒有防焊（mask），可以讓測試用的探針接觸到這些小點，而不用直接接觸到那些被量測的電子零件。

早期在電路板上面還都是傳統(tǒng)插件（DIP）的年代，PCB廠家的確會拿零件的焊腳來當作測試點來用，因為傳統(tǒng)零件的焊腳夠強壯，不怕針扎，可是經(jīng)常會有探針接觸不良的誤判情形發(fā)生，因為一般的電子零件經(jīng)過波峰焊（wave soldering）或是SMT吃錫之后，在其焊錫的表面通常都會形成一層錫膏助焊劑的殘留薄膜，這層薄膜的阻抗非常高， 常常會造成探針的接觸不良，所以當時經(jīng)常可見線路板工廠產(chǎn)線的測試作業(yè)員，經(jīng)常拿著空氣噴槍拼命的吹，或是拿酒精擦拭這些需要測試的地方。

其實，經(jīng)過波峰焊的測試點也會有探針接觸不良的問題。后來SMT盛行之后，測試誤判的情形就得到了很大的改善，測試點的應用也被大大地賦予重任，因為SMT的零件通常很脆弱，無法承受測試探針的直接接觸壓力，使用測試點就可以不用讓探針直接接觸到零件及其焊腳，不但保護零件不受傷害，也間接大大地提升測試的可靠度，因為誤判的情形變少了。

不過，隨著科技的演進，電路板的尺寸也越來越小，小小地電路板上面光要擠下這么多的電子零件都已經(jīng)有些吃力了，所以測試點占用電路板空間的問題，經(jīng)常在設計端與制造端之間拔河，不過這個議題等以后有機會再來談。測試點的外觀通常是圓形，因為探針也是圓形，比較好生產(chǎn)，也比較容易讓相鄰探針靠得近一點，這樣才可以增加針床的植針密度。

使用針床來做電路測試會有一些機構上的先天上限制，比如說：探針的最小直徑有一定極限，太小直徑的針容易折斷毀損。

針間距離也有一定限制，因為每一根針都要從一個孔出來，而且每根針的后端都還要再焊接一條扁平電纜，如果相鄰的孔太小，除了針與針之間會有接觸短路的問題，扁平電纜的干涉也是一大問題。

某些高零件的旁邊無法植針。如果探針距離高零件太近就會有碰撞高零件造成損傷的風險，另外因為零件較高，通常還要在測試治具針床座上開孔避開，也間接造成無法植針。電路板上越來越難容納的下所有零件的測試點。

由于線路板越來越小，測試點多寡的存廢屢屢被拿出來討論，現(xiàn)在已經(jīng)有了一些減少測試點的方法出現(xiàn)，如 Net test、Test Jet、Boundary Scan、JTAG等；也有其它的測試方法想要取代原本的針床測試，如AOI測試儀、X-Ray，但目前每個測試似乎都還無法100%取代ICT。

測試點的最小直徑及相鄰測試點的最小距離，通常多會有一個希望的最小值與能力可以達成的最小值，但有規(guī)模的線路板廠家會要求最小測試點與最小測試點間距離不可以超過多少點，因此PCB廠家在生產(chǎn)板時會留有更多的測試點