30個PCB布局的細節(jié)與心得。

01.濾波電容要盡量與芯片電源近，振蕩器也是，在振蕩器前端放電阻。

02.改變電路板大小在Design的Board Shape里。

03.放置元件，過孔，焊盤，覆銅，放文本等都可用快捷鍵P+L。

04.畫完后要規(guī)定禁止布線層即KeepOut-Layer層，P+L布線。

05.覆銅(place polygon pour)之前要修改安全間距design rules(clearance 16mil左右)注意一般用Hatched，并且NET網(wǎng)絡(luò)連接到地GND,選擇pour all same net projects,還要去除死銅（remove dead copper）。

補充：多層覆銅要注意電源層和地層，因為FPGA里面的走線只有6mil,所以覆銅的時候要把rule->clearance設(shè)置為6mil再覆銅，在其他層覆銅的時候最好rule->clearance弄大一點16mil左右，再把規(guī)則改回去，這時候Track 8mil,Grid 24mil。

06.在頂層和底層覆銅時要注意Track 12mil,Grid 24mil。

07.地線和電源線一般要很粗60-80mil，正常最小線寬10mil，F(xiàn)PGA一般6mil。

08.排線操作用S+L，使用P+M布線，“”號調(diào)整間距，放導(dǎo)線用P+L,特別是在指定某一層比如禁止布線層的時候只能用這個。

09.小鍵盤加減+，-號為各層之間切換用，Page Up放大，Page Down縮小。

10.距離測量R+M,單位mil和毫米 mm切換用Q鍵。

11.放置器件時：X左右對稱，Y上下對稱，SPACE為90度翻轉(zhuǎn)，器件查看屬性用Tab鍵。

12.畫封裝圖時，J+L為Jump to Location定位到某一點。

13.定基點畫封裝在Preference的PCB中的Display中Origin Maker。

14.畫PCB封裝時可用隊列粘貼P+S。

15.導(dǎo)入PCB更新時要在原理圖中UPdate,導(dǎo)入原理圖更新要在PCB中UPdate，這個時候如果不改變原理圖引腳順序可以使用project->option->option中的change sch pins不勾選來做到，交互式布線中經(jīng)常用到，但是需要注意：

有時候只更新一個器件就需要自己去找到要更新的網(wǎng)標和器件，不要全更新。

16.加工時，一般加阻焊（表面為綠），絲?。@示器件標識），板厚一般1.5-2mm。

17.畫PCB封裝圖要在TOP OverLayers（黃色）。

18.模擬電源和一般電源之間一般要加一個電感（10mH左右）消除信號的影響，加兩個0.1uf的電容濾波。

19.單片機的模擬參考輸入端AREF要接電解電容濾波，而且要接模擬地，模擬地（AGND）與一般地（GND）之間加一個電阻，并且正負模擬參考輸入端之間要加電容（0.1uf）濾波。

20.自動標號用Tools--Annotate Schematics。

21.畫器件原理圖的時候，善用器件排列規(guī)則來畫圖，比如輸入引腳在左邊，輸出在右邊，電源在上邊，地在下邊。

22.畫原理圖庫時，可以用分部分（part）來設(shè)計引腳特別多的芯片。

23.低電平可以使字母頭上顯示一個橫線來表示。

24.先選擇多個焊盤，按S加上component connection,再加上Multiple traces,選擇器件，加上~鍵。

25.在布置PCB時，必須先要設(shè)置規(guī)則（很重要），rule中要設(shè)置Via,Clearance等等。

26.Shift+S 看單層所有布線，Ctrl+鼠標右鍵+拖動=放大或者縮小，多層布線非常有用。

27.當重復(fù)器件比較多時候，使用排列組合Align，選擇要排列的元器件，快捷鍵shift+ctrl+H,水平均勻排列，shift+ctrl+V,垂直均勻排列，shift+ctrl+T,shift+ctrl+B。

28.把元件放到底層:選中器件，按L。

29.畫PCB時候，出現(xiàn)器件或者過孔綠色時，使用design->rule中設(shè)置規(guī)則，可以先用規(guī)則檢查查看是哪里出了問題。

30.群操作：選中你要操作的所有器件，使用Shift+鼠標左鍵雙擊其中一個器件進行屬性設(shè)置。

31.需要把原理圖或者PCB轉(zhuǎn)換為pdf格式：File->Smart PDF->選擇路徑和設(shè)置就可以得到原理圖pdf格式。

32.在一個工程中的所有原理圖中的網(wǎng)標都是相通的，如果要用總圖和子圖，選擇Design->Creat Sheet Symbol From Sheet or HDL。

補充：

1、添加信號層用Design->Layer Stack Manager選中top Layer然后add；

2、扇出功能:FPGA多引腳可以Auto Route->Fanout->component然后選中你要扇出的器件，根據(jù)情況勾選；

3、改變PCB引腳順序后要反編譯到原理圖用Project->Project Option->options把其中的Changing Schematic Pins勾選項去掉，然后Design->Update Schmetics in xx.ProPCB。

4、交互式布線:就是改變其中的引腳順序需要注意：

首先要配置可以交換的管腳Tools->pin/Part Swapping->configure選中你要交換的芯片比如FPGA，然后選擇可以交換的IO管腳，不能選中時鐘和一些配置管腳比如nCSO,nCE,ASDO,DATA0等等，這些都不能交換，Show Assign IO pin Only，然后將他們選中后增加到一個組比如Type組；

Pin Swap勾選上這樣才允許交換引腳；

Tools->Pin/Part Swapping->Interactive Pin/Net swaping(快捷鍵TWI)。

5、布多層板注意：

FPGA內(nèi)部線寬6mil(這個要根據(jù)FPGA中引腳之間的最小間距來看！)，通孔大小外圓20mil，內(nèi)圓8mil,電源類通孔外圓50內(nèi)圓20；

等長線：對時鐘同步嚴格要求的需要布等長線，查看PCB，view->Workspace Panels->PCB->PCB，將要布的網(wǎng)絡(luò)分成一組便于觀察線長（雙擊All Net添加一組網(wǎng)絡(luò)），Tools->Interactive Lenth Tuning(快捷鍵TR)，選擇網(wǎng)絡(luò)中一根線后Tab可以設(shè)置增加網(wǎng)絡(luò)，然后找到網(wǎng)絡(luò)中最長的線進行等長布線，通過這個布線 ，之前要先連接好線，給出足夠空間c、差分線:對DVI類接口需要布差分線，view->Workspace Panels->PCB->PCB然后選擇Differential Pairs Editor，新建你要布的差分線，也可以先在原理圖中標注，然后用Tools->Interactive Diff Pair Lenth Tuning(快捷鍵TI)，選中一根線后按Tab進行你要布得最長的線為標準進行布線；

按S+N可以選擇整條網(wǎng)絡(luò)，有利于刪除；

使器件固定，雙擊后選擇locked。

補充：

1、必須要說的東西，板子最后的檢查非常重要，特別unrouted 檢查，板子焊接之前的電源和地檢查也是，不要釀成大錯；

2、在PCB中按L直接可以編輯各層的顯示和隱藏；

3、盡量十字叉交錯布線，減小信號干擾。