合理的布線調(diào)整可以有效預(yù)防靜電，通常設(shè)計(jì)PCB板時(shí)，會采用分層布局和合理布線和安裝來提高PCB電路板的抗靜電能力。在設(shè)計(jì)的整個(gè)過程中，利用預(yù)測可以讓設(shè)計(jì)修改大多限制在增減元器件上。重排布局和重新布線是最有效的方法，可以極大地提高線路板ESD的防護(hù)效果。

　　靜電可以來自人體、環(huán)境，甚至電子設(shè)備，對于精密的半導(dǎo)體芯片造成各種損壞。這些損壞包括：穿透元件內(nèi)薄的絕緣層、損壞MOSFET和CMOS元件的柵極、觸發(fā)器鎖定于CMOS設(shè)備中、短路反偏PN結(jié)、短路正偏PN結(jié)，還可能熔化有源設(shè)備內(nèi)的焊接線或鋁線。消除靜電釋放(ESD)需要采取多種技術(shù)手段來防止電子設(shè)備的干擾和損壞。

　　PCB設(shè)計(jì)中，可以通過分層、恰當(dāng)?shù)牟季植季€和安裝方式來提高PCB的抗靜電能力。在設(shè)計(jì)過程中，通過預(yù)測，大多數(shù)設(shè)計(jì)修改僅需增減元器件。通過調(diào)整PCB的布局和導(dǎo)線設(shè)置，可以有效地預(yù)防ESD。下面列舉了一些常見的預(yù)防措施。

　　為了降低共模阻抗和感性耦合的影響，建議盡可能使用多層PCB。與雙面PCB相比，多層PCB可以提供更好的地平面和電源平面，并且信號線與地線之間的間距更為緊密。這種緊密的排列方式可以使共模阻抗和感性耦合降至雙面PCB的1/10到1/100的程度。盡可能將每個(gè)信號層都與電源層或地線層緊密接觸。當(dāng)需要應(yīng)用于頂層和底層表面上有元器件、連接線短且有較多填充區(qū)的高密度印制電路板時(shí)，建議采用內(nèi)層線。

　　針對雙面電路板，應(yīng)當(dāng)使用緊密交織的電源和地線網(wǎng)格。電源線與地線要彼此靠近，在水平和垂直方向或填充區(qū)之間，應(yīng)盡量增加連接。該表面上的網(wǎng)格尺寸最大為60毫米，如可行，應(yīng)將網(wǎng)格尺寸減小至小于13毫米。

　　如有可能，將電源線引入卡片中心，遠(yuǎn)離易受ESD影響的區(qū)域。在引向機(jī)箱外的連接器(容易直接被ESD擊中)下方的所有PCB層上，要放置寬的機(jī)箱地或者多邊形填充地，并每隔大約13mm的距離用過孔將它們連接在一起。在卡的邊緣上放置安裝孔，安裝孔周圍用無阻焊劑的頂層和底層焊盤連接到機(jī)箱地上。

　　在PCB的組裝過程中，不要在頂層或底層的焊盤上涂上焊料?？梢允褂脙?nèi)置墊圈的螺釘，使PCB與金屬機(jī)箱、屏蔽層或接地面上的支架緊密接觸。應(yīng)在每個(gè)機(jī)箱層和電路層之間設(shè)置相同的“隔離區(qū)”，以確保安全。最好保持隔離區(qū)的距離為0.64毫米。

　　在機(jī)箱頂部和底部，靠近安裝孔的位置，每隔100mm就要沿著機(jī)箱地線與電路地連接。連接需要使用1.27mm寬的線。在這些連接點(diǎn)的旁邊，可以在機(jī)箱底部和電路板之間設(shè)置焊盤或安裝孔以進(jìn)行安裝?？梢允褂玫镀瑢⑦@些地線連接切開，以保持其處于斷開狀態(tài)，或者采用磁珠/高頻電容進(jìn)行跳線連接。

　　如果電路板不會放入金屬底盤或屏蔽裝置中，則不應(yīng)在電路板頂部和底部底盤的地線上涂抹阻焊劑，以防止其成為ESD電弧的放電極。需要采取以下措施在電路周圍形成一個(gè)環(huán)形接地裝置：

　?。?）在機(jī)箱的邊緣連接器和地方以外，應(yīng)在整個(gè)外圍四周設(shè)置環(huán)形接地線。

　?。?）請確保環(huán)形地的所有層的寬度都大于2.5毫米。

　?。?）使用直徑為13毫米的穿孔，將環(huán)形物件連接在一起。

　?。?）將環(huán)形區(qū)域與多層電路的共地連接。

　?。?）安裝在金屬底盤或屏蔽裝置中的雙面板應(yīng)與電路的公共場所環(huán)形連接。對不需要屏蔽的雙面電路，應(yīng)將其環(huán)形連接到機(jī)箱地面。在處理環(huán)形地時(shí)，應(yīng)該避免涂上阻焊劑，以便環(huán)形地能夠扮演ESD放電棒的角色。同時(shí)，在環(huán)形地的每一層上至少保留一個(gè)0.5mm寬的縫隙，以防止形成一個(gè)大的環(huán)路。電器信號線的布置距環(huán)形金屬體不得小于0.5mm。